新万博平台官网 > 新万博3.0manbetx官网 >

一种信道化测频接收机的工程实现

  摘要 将Ku波段射频信号下变频为1.25~1.75 GHz的中频信号,经26路功分器功分为26路信号,每路经过相互交叠的带通滤波器和检波器,当频率位于某个通道的滤波器内时,该通道检波器输出对应检波电压,将该检波电压与相邻通道检波电压和绝对电平进行比较,并将比较结果送入FPGA,由FPGA进行判断、编码,输出对应的频率编码、同时到达信号,准备好指示等。

  在武器装备中得到广泛应用,根据测频的体制不同,分为信道化测频、鉴频法瞬时测频、比相法瞬时测频和计数法测频等多种形式。其中,信道化测频接收机动态范围宽、测频速度快、可处理同时到达信号等优点,故得到了广泛应用。本文以一个实用化的工程产品为例,介绍信道化接收机的功能原理、组成及实现,最后给出了达到的技术指标及不足。

  信道化测频机的基本原理是利用多路功分器进行功分,输出多路信号,每路信号经窄带滤波器进行滤波,若信号落在该滤波器带内,则该通道输出功率较大,若信号未落在该通道内,则该通道无输出信号或信号较小,然后由FPGA对各通道的功率状态进行判断,从而实现对输入频率的识别和编码输出。

  本文介绍的信道化接收机完成对Ku波段射频信号的频率测量,给出了测频码、同时到达脉冲、准备好信号、保宽脉冲等,如图1所示。

  需测频的Ku波段射频信号首先经低噪声放大器放大、带通滤波器滤波,之后进入混频器混频输出1.25~1.75 GHz的中频信号。对该中频信号进行限幅、放大后经26路功分器进行功分,并输出26路中频信号。每路中频信号经30 MHz的带通滤波器滤波后进行功率检波,检波输出送往:(1)相邻通道比较,实现与该通道的前一通道和后一通道的相对比较;(2)绝对门限比较,该通道检波输出与绝对门限进行比较,若大于门限电平输出高电平,否则输出低电平;(3)门限生成和保宽生成电路,实现比较门限的生成和保宽脉冲的生成。

  为提高测频精度,采用滤波器带宽30 MHz,相邻滤波器交叠10 MHz,最终可实现10 MHz的测频精度。中频频率采用1.25~1.75 GHz,原因是由于该频段可采用介质滤波器实现,其指标好、体积较小。

  编码分为相邻通道比较输出和绝对门限比较输出两部分。相邻通道比较输出是将每一通道与该通道的上一个和下一个通道分别进行比较输出;绝对门限比较输出是将每一个通道与最大电平经20 dB衰减后形成的门限进行比较,用于滤除小于门限的功率。每个通道经比较后的3个输出均送给FPGA,并由FPGA进行逻辑判断,同时进行编码输出。

  检波采用AD公司的AD8317ACPZ对数检波器实现。该检波器使用频率为10 MHz~10 CHz,3 dB动态范围55 dB,脉冲上升/下降时间为6 ns/10 ns,电源电流22 mA,检波视频带宽50 MHz,其典型检波曲线所示。该检波器相应速度快、动态范围宽、功耗低,适用于测频接收机中用作功率检波。该检波器为负斜率输出,需采用外部运放将负斜率变换为正斜率输出。图3为检波及斜率变换电路图,功分后的射频信号经A3带通介质滤波器后进入A2检波器进行检波,检波后的信号通过运放A1将负斜率转换为正斜率信号,随后送到比较器进行相邻通道比较和绝对电平比较。

  如图4所示。第N通道的检波电压送到两个比较器的输入端,与N-1通道和N+1通道的检波电压进行比较,输出的两个比较电平送到FPGA,输出高电平表示N通道功率比相邻通道的功率高。为保证相邻通道比较的唯一性,N通道与相邻通道比较时,会增加一个小的电压△V,确保唯一性。

  图5为相邻通道比较输出真值表示意图,图中滤波器1~6带宽30 MHz、相互交叠10 MHz,当频率为f1、f2、f3分别位于滤波器4通带内左侧、中心、右侧时,给出了滤波器相邻通道比较输出的真值表。

  门限电平用于绝对比较,该电平是将26个通道检波进行“或”操作,找到最大的检波电压,然后将该电压进行20 dB衰减,并送至绝对比较电路用作绝对比较电平,如图6所示。

  实际应用中,信号功率较大时,经后续滤波器滤波,检波器输出的视频信号存在较严重的“兔耳效应”和拖尾现象,此时保宽脉冲失真较为严重。为得到满足指标的保宽脉冲,根据信号的大小采用不同位置、不同比较电平进行视频电平的比较,从而较好地满足了该指标的要求。

  在26路功分器前设置一个功率检波器,判断大小信号并输出大信号时的整形输出。26路功分器后设置比较器对各检波器“或”信号进行比较,输出小信号时的整形输出。

  大小信号标志、大信号保宽脉冲、小信号保宽脉冲均送到FPGA,由FPGA进行判断,输出合适的保宽脉冲。如图7所示。

  FPGA采用Xilinx公司的XC3S200-4PQ208I,该FPGA规模为200百万门,内部有4 320个等效逻辑单元,480个CLB,141个用户IO口。采用ISE操作环境,用VHDL语言进行程序编写。FPGA主要完成对26个通道的相互比较电平和绝对比较电平的采集,同时对这些电平进行分析与判断并生成对应的频率编码;对是否存在同时到达信号进行判断并给出指示。对信号大小进行判断,并进行保宽脉冲的选择输出。

  图8为信道化测频接收机编码一侧布局及外形。达到的主要技术指标为:测频频率为Ku波段;测频带宽为500MHz;测频误差为10MHz;测频时间为150 ns;动态范围为65 dB。具有同时到达、频率准备好、保宽脉冲输出等功能。重量为1.6kg。

  产品经高低温试验及随机振动试验,达到了预期的设计指标。该类型信道化测频机主要优点是:测频速度快、动态范围宽,具有同时到达的识别功能等。但也存在不足,例如:体积及重量较大;存在着“兔耳效应”,使得同时到达信号的功率差不能过大等。